|
ИСТИНА |
Войти в систему Регистрация |
ИСТИНА ЦЭМИ РАН |
||
Разработка FPGA макетов и тестового окружения для анализа и корректировки характеристик блоков обработки данныхНИР
Development of FPGA layouts and test environment for analysis and adjustment of the characteristics of data processing units
- Руководитель НИР: Гасанов Э.Э.
- Участники НИР: Бергер И.О., Воротников А.С., Гасанова К.Э., Калачев Г.В., Кузнецова Е.В., Менькин М.И., Пантелеев П.А., Соколов А.П., Строгалов А.С., Хусаенов А.А.
- Подразделение: Кафедра математической теории интеллектуальных систем
- Срок исполнения: 15 января 2025 г. - 15 декабря 2025 г.
- Номер договора (контракта, соглашения): 995
- Тип: Прикладная
- Приоритетное направление научных исследований: Дискретная математика, математическая кибернетика и искусственный интеллект
- Приоритеты и перспективы НТР Российской Федерации согласно Стратегии НТР РФ: переход к передовым цифровым, интеллектуальным технологиям
- ПН России: Информационно-телекоммуникационные системы
- Направление технологического прорыва России: Стратегические информационные технологии
- Критическая технология России: Технологии информационных, управляющих, навигационных систем
-
Рубрики ГРНТИ:
- 27.47.15 Математическая теория управляющих систем
- 28.25.15 Анализ и синтез конечных автоматов
- 47.14.07 Проектирование и конструирование полупроводниковых приборов и приборов микроэлектроники
- Классификатор OECD: Информатика – кибернетика
-
Ключевые слова:
fpga макет, аппаратные блоки обработки данных
fpga layout, hardware data processing units -
Описание:
Разработка и тестирование аппаратных блоков обработки информации.
-
Abstract:
Development and testing of hardware information processing units.
-
Планируемые результаты:
Разработать, протестировать и оценить характеристики аппаратных блоков обработки информации.
-
Научный задел:
Богатый опыт разработки аппаратных блоков обработки информации, в частности,твердотельного накопителя информации и помехоустойчивых кодеков.
-
Основные результаты:
Разработать, протестировать и оценить характеристики аппаратных блоков обработки информации.
- Добавил в систему: Гасанов Эльяр Эльдарович
Источник финансирования НИР
| Хоздоговор, Разработка FPGA макетов и тестового окружения для анализа и корректировки характеристик блоков обработки данных |
Этапы НИР
| # | Сроки | Название |
| 1 | 15 января 2025 г.-15 декабря 2025 г. | Разработка FPGA макетов и тестового окружения для анализа и корректировки характеристик блоков обработки данных |
| Результаты этапа: | ||
Прикрепленные к НИР результаты
Для прикрепления результата сначала выберете тип результата (статьи, книги, ...). После чего введите несколько символов в поле поиска прикрепляемого результата, затем выберете один из предложенных и нажмите кнопку "Добавить".